注目ポイント

  • PCIe 6.0PHYが3Dスタック内で64GT/sを達成
  • シリコン・ビアを使用した3Dスタック構造
  • 5nmプロセスで製造されたPHY
  • PAM4信号方式を使用
  • 128GB/sの帯域幅を実現

詳しく解説

シノプシスは、3Dスタック内にPCIe 6.0PHYを実装し、64GT/sの転送速度を達成した。同社は、2Dテストチップを分解し、シリコン・ビアを追加して回路設計を再構成した。結果として、3Dスタック内で高速なデータ転送が可能になった。

シノプシスの技術は、3Dスタック構造を使用して、PHYをlogicディーの上に配置する。这种構造では、シリコン・ビアを使用して、PHYとlogicディーを接続する。シノプシスは、这种構造を使用して、64GT/sの転送速度を達成した。

シノプシスの技術は、5nmプロセスで製造されたPHYを使用している。这种プロセスでは、高速なデータ転送が可能になる。さらに、PAM4信号方式を使用しているため、128GB/sの帯域幅を実現している。

編集部の見解

シノプシスの技術は、高速なデータ転送を可能にするため、データセンターなどの用途で注目される。さらに、3Dスタック構造を使用しているため、チップの面積を削減できる。

まとめ

シノプシスの技術は、高速なデータ転送を可能にするため、データセンターなどの用途で注目される。さらに、3Dスタック構造を使用しているため、チップの面積を削減できる。将来的には、さらなる高速化と省面積化が期待される。